青山学院大学図書館

命令レベル並列処理 : プロセッサアーキテクチャとコンパイラ

安藤秀樹著. -- コロナ社, 2005. -- (並列処理シリーズ / 萩原宏 [ほか] 編 ; 3). <BB00380157>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 コメント 予約 WEB書棚
0001 相模原分館 相2F一般500 548.2||A47M 880604186 0件
No. 0001
巻号
所蔵館 相模原分館
配置場所 相2F一般500
請求記号 548.2||A47M
資料ID 880604186
状態
コメント
予約 0件
WEB書棚

書誌詳細

標題および責任表示 命令レベル並列処理 : プロセッサアーキテクチャとコンパイラ / 安藤秀樹著
メイレイ レベル ヘイレツ ショリ : プロセッサ アーキテクチャ ト コンパイラ
出版・頒布事項 東京 : コロナ社 , 2005.10
形態事項 ix, 227p ; 22cm
巻号情報
ISBN 4339025836
書誌構造リンク 並列処理シリーズ / 萩原宏 [ほか] 編||ヘイレツ ショリ シリーズ <BB00640559> 3//a
その他の標題 奥付タイトル:Instruction-level parallel processing : processor architecture and compilers
注記 参考文献: p[212]-223
NCID BA73659821
本文言語コード 日本語
著者標目リンク 安藤, 秀樹(1959-)||アンドウ, ヒデキ <AU50030929>
分類標目 情報工学 NDC8:548.2
分類標目 情報工学 NDC9:548.29
分類標目 情報科学 NDC9:007.6
件名標目等 並列処理(コンピュータ)||ヘイレツショリ(コンピュータ)