青山学院大学図書館

Verilog‐HDLによるテストベンチ : アサーション検証の効率化のために

枝均著. -- テクノプレス, 2006. <BB01148038>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 コメント 予約 WEB書棚
0001 相模原分館 相2F一般500 549.7||E21V 880808769 0件
No. 0001
巻号
所蔵館 相模原分館
配置場所 相2F一般500
請求記号 549.7||E21V
資料ID 880808769
状態
コメント
予約 0件
WEB書棚

書誌詳細

標題および責任表示 Verilog‐HDLによるテストベンチ : アサーション検証の効率化のために / 枝均著
Verilog‐HDL ニ ヨル テスト ベンチ : アサーション ケンショウ ノ コウリツカ ノ タメ ニ
出版・頒布事項 西東京 : テクノプレス , 2006.4
形態事項 vi, 203p : 挿図 ; 21cm
巻号情報
ISBN 4924998664
その他の標題 異なりアクセスタイトル:Verilog‐HDLによるテストベンチ : アサーション検証の効率化のために
ヴェリログ エイチディーエル ニ ヨル テスト ベンチ : アサーション ケンショウ ノ コウリツカ ノ タメ ニ
NCID BA77034756
本文言語コード 日本語
著者標目リンク 枝, 均||エダ, ヒトシ <AU50054841>
分類標目 電子工学 NDC8:549.7
分類標目 電子工学 NDC9:549.7
件名標目等 集積回路||シュウセキカイロ